Araştırma
(23 intermediate revisions by one user not shown) | |||
Line 1: | Line 1: | ||
Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır. | Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır. | ||
+ | Aşağıda en yeniden en eskiye ve önem sırasına göre sıralanan araştırma konuları yer almaktadır. Her konu kısaca anlatılmış ve ilgili yayın ve projeler eklenmiştir. | ||
<div style="float:center; font-size:110%; font-weight:bold; clear:both; padding:0; margin:0.0em;">__TOC__</div> | <div style="float:center; font-size:110%; font-weight:bold; clear:both; padding:0; margin:0.0em;">__TOC__</div> | ||
Line 52: | Line 53: | ||
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
− | | width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=43 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems], Vol. 36, Issue 5, pp. | + | | width="450" | [http://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=43 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems], Vol. 36, Issue 5, pp. 747–760, 2017. |
|- valign="top" | |- valign="top" | ||
| '''bildiri''': | | '''bildiri''': | ||
Line 167: | Line 168: | ||
|- valign=top | |- valign=top | ||
| width="140" |'''başlık''': | | width="140" |'''başlık''': | ||
− | | width="558"|Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik | + | | width="558"|Nano Anahtarlamalı Dizinlerin Sentezi ve Güvenilirlik Analizi |
|- valign="top" | |- valign="top" | ||
| '''kurum & program''': | | '''kurum & program''': | ||
Line 173: | Line 174: | ||
|- valign="top" | |- valign="top" | ||
| '''bütçe''': | | '''bütçe''': | ||
− | | | + | | 190.000 TL |
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2014-2017 | + | | 2014-2017, ''tamamlandı'' |
|} | |} | ||
Line 191: | Line 192: | ||
|- | |- | ||
| colspan="2" style="background:#8FBCBF; text-align:center; padding:1px; border-bottom:1px #8FBCBF solid;" | | | colspan="2" style="background:#8FBCBF; text-align:center; padding:1px; border-bottom:1px #8FBCBF solid;" | | ||
− | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Devre Tasarımı </h2> | + | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Tersinir Devre Tasarımı ve CMOS Dönüşümü</h2> |
|- | |- | ||
| valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> | | | valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> | | ||
− | Geleneksel | + | Geleneksel CMOS devrelerinden farklı olarak, tersinir devreler gizli hatalara sahip değildir, bu nedenle dahili devre düğümlerinde meydana gelen hatalar her zaman çıkışta bir hataya neden olur. Bu, çevrimiçi veya eşzamanlı hata toleransı için eşsiz bir özelliktir. Bu durumdan hareketle, tersinir hesaplamayı kullanarak hataya dayanıklı CMOS devre blokları gerçekliyoruz. Öncelikle tersinir kapılarla tersinir devreler sentezliyoruz; sonra onları hataya dayanıklı hale getiriyoruz; ve son olarak tersinir kapılardan CMOS kapılara dönüşümü yapıyoruz. |
+ | |||
+ | [[Image:Research-reversible_tr-3.png|center|none|800px|link=]] | ||
− | |||
<h3> | <h3> | ||
− | Sentez | + | |
+ | Sentez</h3> | ||
Tersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine '''temel fonksiyonları''' kullanmaktadır ve sonrasında '''sıralama''' yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir. Buna ek olarak, komşu kapı çiftlerini göz önüne alarak '''tersinir ve kuantum devre masraflarını''' optimize ettik. | Tersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine '''temel fonksiyonları''' kullanmaktadır ve sonrasında '''sıralama''' yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir. Buna ek olarak, komşu kapı çiftlerini göz önüne alarak '''tersinir ve kuantum devre masraflarını''' optimize ettik. | ||
+ | |||
+ | <h3> | ||
+ | |||
+ | Çevrimiçi Hata Tespiti ve Düzeltme </h3> | ||
+ | |||
+ | Çoklu kontrol Toffoli kapılarını kullanarak tersine çevrilebilir bir devrede hataya dayanıklı hale getirmek için iki teknik geliştiriyoruz. İlk | ||
+ | olarak, '''tek parite korumasına dayanan''' ve çıktıdaki tek sayıdaki hataları tespit edebilen bir teknik geliştirdik. İkinci teknik ise '''Hamming kodları''' üzerine inşa edilen bir hata düzeltme tekniğidir. Aynı zamanda, Fredkin kapısı gibi korunumlu tersinir kapılarla mükemmel hata tespitinin mümkün olduğunu gösterdik. Bir sonraki adım olarak, önerilen '''tersinir devreleri geleneksel CMOS kapılarından oluşan devrelere''' dönüştürdük. | ||
<!-- [[Image:Arastirma-4.png|center|none|800px|link=]] --> | <!-- [[Image:Arastirma-4.png|center|none|800px|link=]] --> | ||
Line 215: | Line 225: | ||
|- valign=top | |- valign=top | ||
| width="696" |'''Seçilmiş Yayınlar''' | | width="696" |'''Seçilmiş Yayınlar''' | ||
+ | |} | ||
+ | {| style="border:1px solid #abd5f5; background:#f1f5fc;" | ||
+ | | | ||
+ | {| | ||
+ | |- valign=top | ||
+ | | width="100" |'''başlık''': | ||
+ | | width="524"|[[Media:Altun_Parvin_Cilasun_Exploiting_Reversible_Computing_for_CMOS_Fault_Tolerance.pdf| Exploiting Reversible Computing for Latent-Fault-Free Error Detecting/Correcting CMOS Circuits | ||
+ | ]] | ||
+ | |- valign="top" | ||
+ | | '''yazarlar''': | ||
+ | | [[Mustafa Altun]], Sajjad Parvin, and Husrev Cilasun | ||
+ | |- valign="top" | ||
+ | | '''makale''': | ||
+ | | width="524" | [http://ieeeaccess.ieee.org/ IEEE Access], Vol. 6, pp. 74475–74484, 2018. | ||
+ | |} | ||
+ | | align=center width="70" | | ||
+ | <span class="plainlinks"> | ||
+ | [[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/7/7d/Altun_Parvin_Cilasun_Exploiting_Reversible_Computing_for_CMOS_Fault_Tolerance.pdf]]</span> | ||
+ | <br> | ||
+ | [[Media:Altun_Parvin_Cilasun_Exploiting_Reversible_Computing_for_CMOS_Fault_Tolerance.pdf | Yayın]] | ||
|} | |} | ||
{| style="border:1px solid #abd5f5; background:#f1f5fc;" | {| style="border:1px solid #abd5f5; background:#f1f5fc;" | ||
Line 228: | Line 258: | ||
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
− | | width="450"| [http://www.oldcitypublishing.com/journals/mvlsc-home/ Journal of Multiple-Valued Logic and Soft Computing], Vol. 29, Issue 1-2, pp. | + | | width="450"| [http://www.oldcitypublishing.com/journals/mvlsc-home/ Journal of Multiple-Valued Logic and Soft Computing], Vol. 29, Issue 1-2, pp. 1–23, 2017. |
|- valign="top" | |- valign="top" | ||
| '''bildiri''': | | '''bildiri''': | ||
Line 266: | Line 296: | ||
|- valign="top" | |- valign="top" | ||
| width="140" |'''başlık''': | | width="140" |'''başlık''': | ||
− | | width="558"| Hata | + | | width="558"| Hata Farkındalıklı 8-bitlik bir Tersinir Mikroişlemci Gerçeklemesi |
|- valign="top" | |- valign="top" | ||
| '''kurum & program''': | | '''kurum & program''': | ||
Line 275: | Line 305: | ||
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
− | | 2016-2017 | + | | 2016-2017, ''tamamlandı'' |
|} | |} | ||
Line 337: | Line 367: | ||
|- valign="top" | |- valign="top" | ||
| '''yazarlar''': | | '''yazarlar''': | ||
− | | Ensar Vahapoglu | + | | Ensar Vahapoglu ve [[Mustafa Altun]] |
|- valign=top | |- valign=top | ||
| '''bildiri''': | | '''bildiri''': | ||
Line 380: | Line 410: | ||
|- valign="top" | |- valign="top" | ||
| '''bütçe''': | | '''bütçe''': | ||
− | | | + | | 260.000 TL |
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
Line 387: | Line 417: | ||
|} | |} | ||
+ | {| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;" | ||
+ | |||
+ | | | ||
+ | {| | ||
+ | |- valign=top | ||
+ | | width="140" |'''başlık''': | ||
+ | | width="558"| Stokastik Mantık ile Yüksek Doğruluklu Aritmetik İşlem Bloklarının Kapı ve Transistor Seviyesinde Gerçeklenmesi | ||
+ | |- valign="top" | ||
+ | | '''kurum & program''': | ||
+ | | [http://bap.itu.edu.tr/ İstanbul Teknik Üniversitesi Bilimsel Araştırmalar Programı (İTÜ-BAP)] | ||
+ | |- valign="top" | ||
+ | | '''süre''': | ||
+ | | 2017-2019 | ||
+ | |} | ||
+ | |||
+ | |} | ||
+ | |||
+ | |} | ||
+ | |} | ||
+ | |} | ||
+ | |||
+ | |||
+ | <!-- YAKLAŞIK --> | ||
+ | |||
+ | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
+ | |- | ||
+ | | colspan="2" style="background:#8FBC9F; text-align:center; padding:1px; border-bottom:1px #8FBCAF solid;" | | ||
+ | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Yaklaşık Devre ve Sistem Tasarımı </h2> | ||
+ | |- | ||
+ | | valign="top" style="padding:8px 8px 0px 8px; background:#f5fffa;" <!--H210 S4 V100--> | | ||
+ | |||
+ | <h3> | ||
+ | Güç Verimli Yaklaşık Sistem Tasarım Metodolojisi</h3> | ||
+ | |||
+ | |||
+ | Bu çalışma, '''sistem düzeyinde tasarımın istenen doğrulukta olması için devre düzeyinde tasarımın güç/alan verimliliğini sağlar'''. Önerilen yöntem, toplam hesaplama maliyetini en aza indiren ancak nihai performansı koruyan yaklaşık hesaplama birimlerini seçer. Yöntem, her bloğun yeterli çıktı kalitesini belirlemek için toplam sistemi en üst seviyeden aritmetik birimlerine kadar araştırır. | ||
+ | |||
+ | [[Image:Arastirma-yaklasik.png|center|none|800px|link=]] | ||
+ | |||
+ | <!-- YAYIN --> | ||
+ | {| id="mp-upper" style="width: 100%; margin:4px 0 0 0; background:none; border-spacing: 0px;" | ||
+ | | class="MainPageBG" style="width:50%; border:0px solid #D8BFD8; vertical-align:top; color:#000;" | | ||
+ | {| id="mp-left" style="width:100%; vertical-align:top;" | ||
+ | |||
+ | | | ||
+ | |||
+ | {| style="border:1px solid #abd5f5; background:#d0e5f5; padding:0.2em 0.5em; font-weight:bold;" | ||
+ | |||
+ | |- valign=top | ||
+ | | width="696" |'''Seçilmiş Yayınlar''' | ||
+ | |} | ||
+ | {| style="border:1px solid #abd5f5; background:#f1f5fc;" | ||
+ | | | ||
+ | {| | ||
+ | |- valign=top | ||
+ | | width="100" |'''başlık''': | ||
+ | | width="450"|[[Media:Ayhan_Altun_Circuit_Aware_Approximate_System_Design.pdf| Circuit Aware Approximate System Design with Case Studies in Image Processing and Neural Networks]] | ||
+ | |- valign="top" | ||
+ | | '''yazarlar''': | ||
+ | | Tuba Ayhan and [[Mustafa Altun]] | ||
+ | |- valign="top" | ||
+ | | '''makale''': | ||
+ | | [http://ieeeaccess.ieee.org/ IEEE Access], Vol. 7, pp. 4726–4734, 2019. | ||
+ | |- valign=top | ||
+ | | '''bildiri''': | ||
+ | | width="450"| [http://www.isvlsi.org/ IEEE Computer Society Annual Symposium on VLSI (ISVLSI)], Bochum, Germany, 2017. | ||
+ | |} | ||
+ | |||
+ | | align=center width="70" | | ||
+ | <span class="plainlinks"> | ||
+ | [[File:PDF.png|65px|link=http://www.ecc.itu.edu.tr/images/9/90/Ayhan_Altun_Circuit_Aware_Approximate_System_Design.pdf]]</span> | ||
+ | <br> | ||
+ | [[Media:Ayhan_Altun_Circuit_Aware_Approximate_System_Design.pdf | Yayın]] | ||
+ | | align="center" width="70" | | ||
+ | <span class="plainlinks"> | ||
+ | |||
+ | [[File:PPT.jpg|60px|link=http://www.ecc.itu.edu.tr/images/8/86/Ayhan_Kula_Altun_Approximate_System_Design_Methodology.pptx]] | ||
+ | </span> | ||
+ | <br> [http://www.ecc.itu.edu.tr/images/8/86/Ayhan_Kula_Altun_Approximate_System_Design_Methodology.pptx Sunum] | ||
+ | |} | ||
+ | |||
+ | |} | ||
+ | |||
+ | | style="border:1px solid transparent;" | | ||
+ | <!-- PROJE --> | ||
+ | | class="MainPageBG" style="width:50%; border:0px solid #A9A9A9; vertical-align:top;"| | ||
+ | {| id="mp-right" style="width:100%; vertical-align:top;" | ||
+ | |||
+ | | | ||
+ | |||
+ | {| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#d0e5f5; padding:0.2em 0.5em; font-weight:bold;" | ||
+ | |||
+ | |- valign=top | ||
+ | | width="696" |'''Proje Desteği''' | ||
+ | |} | ||
+ | |||
+ | {| style="margin-left: auto; margin-right: 0px; border:1px solid #abd5f5; background:#f1f5fc;" | ||
+ | |||
+ | | | ||
+ | {| | ||
+ | |- valign="top" | ||
+ | | width="140" |'''başlık''': | ||
+ | | width="558"|Yaklaşık Hesaplama Yapabilen Yeniden Yapılandırılabilir Devre ve Sistemlerin Tasarımı ve Öğrenme İçeren Görüntü İşleme Uygulamalarında Kullanılması | ||
+ | |- valign="top" | ||
+ | | '''kurum & program''': | ||
+ | | [http://www.tubitak.gov.tr/tr/destekler/akademik/ulusal-destek-programlari/icerik-1001-bilimsel-ve-teknolojik-arastirma-projelerini-destekleme-pr TÜBİTAK Bilimsel ve Teknolojik Araştırma Projelerini Destekleme Programı (1001)] | ||
+ | |- valign="top" | ||
+ | | '''bütçe''': | ||
+ | | 230.000 TL | ||
+ | |- valign="top" | ||
+ | | '''süre''': | ||
+ | | 2018-2020 | ||
+ | |} | ||
+ | |} | ||
|} | |} | ||
|} | |} | ||
Line 395: | Line 539: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC8F; text-align:center; padding:1px; border-bottom:1px #8FBC9F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Ürünlerin Güvenilirliği </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Elektronik Ürünlerin Güvenilirliği </h2> | ||
|- | |- | ||
Line 445: | Line 589: | ||
|- valign=top | |- valign=top | ||
| '''makale''': | | '''makale''': | ||
− | | width="450"| [http://www.journals.elsevier.com/reliability-engineering-and-system-safety Reliability Engineering and System Safety], Vol. 156, pp. | + | | width="450"| [http://www.journals.elsevier.com/reliability-engineering-and-system-safety Reliability Engineering and System Safety], Vol. 156, pp. 175–184, 2016. |
|- valign=top | |- valign=top | ||
| '''bildiri''': | | '''bildiri''': | ||
Line 476: | Line 620: | ||
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
− | | width="450"| [http://journals.tubitak.gov.tr/elektrik/index.htm;jsessionid=848207EBE52EFE10C78B78C76A0FEAD9 Turkish Journal of Electrical Engineering and Computer Sciences], | + | | width="450"| [http://journals.tubitak.gov.tr/elektrik/index.htm;jsessionid=848207EBE52EFE10C78B78C76A0FEAD9 Turkish Journal of Electrical Engineering and Computer Sciences], Vol. 25, No.4, pp. 3240–3252, 2017. |
|- valign=top | |- valign=top | ||
| '''bildiri''': | | '''bildiri''': | ||
Line 544: | Line 688: | ||
|- valign="top" | |- valign="top" | ||
| '''bütçe''': | | '''bütçe''': | ||
− | | | + | | 210.000 TL |
|- valign="top" | |- valign="top" | ||
| '''süre''': | | '''süre''': | ||
Line 577: | Line 721: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC7F; text-align:center; padding:1px; border-bottom:1px #8FBC8F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Analog Devre Tasarımı </h2> | ||
|- | |- | ||
Line 640: | Line 784: | ||
{| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | {| id=portal cellspacing="0" cellpadding="0" width=100% style="border:1px solid #B8C7D9; padding:0px;" | ||
|- | |- | ||
− | | colspan="2" style="background:# | + | | colspan="2" style="background:#8FBC6F; text-align:center; padding:1px; border-bottom:1px #8FBC7F solid;" | |
<h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2> | <h2 style="margin:.1em; border-bottom:1px; font-size:140%; font-weight:bold;"> Ayrık Matematik </h2> | ||
|- | |- | ||
Line 673: | Line 817: | ||
|- valign="top" | |- valign="top" | ||
| '''makale''': | | '''makale''': | ||
− | | width="450"| [http://www.springer.com/mathematics/applications/journal/10255 Acta Mathematicae Applicatae Sinica - English Series], Vol. 33, Issue 1, pp. 43 | + | | width="450"| [http://www.springer.com/mathematics/applications/journal/10255 Acta Mathematicae Applicatae Sinica - English Series], Vol. 33, Issue 1, pp. 43–52, 2017 |
|} | |} | ||
| align=center width="70" | | | align=center width="70" | |
Revision as of 21:08, 28 January 2019
Araştırmalarımızın amacı, elektronik devre ve sistemler için hesaplama, devre tasarımı ve güvenilirlik konularında yeni yaklaşımlar geliştirmektir. Araştırmalarımız temelde yeni ve gelişen teknolojileri ve hesaplama düzenlerini hedef almaktadır. Aşağıda en yeniden en eskiye ve önem sırasına göre sıralanan araştırma konuları yer almaktadır. Her konu kısaca anlatılmış ve ilgili yayın ve projeler eklenmiştir.
Contents |
Nano-Çaprazlayıcı Dizinler ile Hesaplama | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Nano-çaprazlayıcı dizinler gelecekte CMOS'un yerini alabilecek önemli teknolojilerden biridir. Nano dizinler düzenli ve sık yapılardır; üretimlerinde CMOS'tan farklı olarak sadece litografi gibi karmaşık yöntemler kullanılmaz; Bunun yanı sıra kendiliğinden üretime (self-assembly) dayanan teknikler de kullanılır. Günümüzde nano dizinler, her bir çaprazlayıcısı (crosspoint) diyot, FET veya anahtar olarak çalışacak şekilde üretilebilmekte ve bu da bu geleneksel devre elemanları için geliştirilmiş olan devre tasarım tekniklerini kullanmamıza olanak sağlamaktadır. Buradan yola çıkarak, nano ahtarlamalı dizinler için komple bir sentez ve performans optimizasyon metodolojisi geliştirmeyi hedefliyoruz. Çalışmalarımızın yeni gelişen CMOS sonrası bilgisayarların gerçeklenmesinde önemli bir gelişme olacağını düşünüyoruz.
SentezBoolean fonksiyonları diyot, FET ve dört-uçlu anahtar tabanlı nano dizinler ile gerçekledik ve dizin boyut formülleri elde ettik. Buna ek olarak, dört-uçlu anahtarlardan oluşan dizinleri optimum sentezleyen bir algoritma geliştirdik. Hata ToleransıYeniden ayarlanabilir nano dizinlerde oluşan açık ve kapalı hataları inceledik. Kalıcı hatalar için, sıralama, geri-izleme ve satır eşleştirme tekniklerini kullanan hızlı bir buluşsal algoritma geliştirdik. Yumuşak/geçici hatalar için, tolere edilebilir bütün hata yerlerini yinelemeli bir teknik kullanarak belirledik.
|
Tersinir Devre Tasarımı ve CMOS Dönüşümü | ||||||||||||||||||||||||||||||||||||||||||
Geleneksel CMOS devrelerinden farklı olarak, tersinir devreler gizli hatalara sahip değildir, bu nedenle dahili devre düğümlerinde meydana gelen hatalar her zaman çıkışta bir hataya neden olur. Bu, çevrimiçi veya eşzamanlı hata toleransı için eşsiz bir özelliktir. Bu durumdan hareketle, tersinir hesaplamayı kullanarak hataya dayanıklı CMOS devre blokları gerçekliyoruz. Öncelikle tersinir kapılarla tersinir devreler sentezliyoruz; sonra onları hataya dayanıklı hale getiriyoruz; ve son olarak tersinir kapılardan CMOS kapılara dönüşümü yapıyoruz. SentezTersinir Boolean fonksiyonları kuantum kapılar ile gerçekleyen hızlı bir algoritma önerdik. Önerdiğimiz algoritma, her bir fonksiyon için zaman alıcı bir arama yapmak yerine temel fonksiyonları kullanmaktadır ve sonrasında sıralama yapmaktadır. Örnek vermek gerekirse, toplamda 20922789888000 fonksiyonun olduğu 4 bit devrelerdeki temel fonksiyon sayısı yalnızca 120'dir. Buna ek olarak, komşu kapı çiftlerini göz önüne alarak tersinir ve kuantum devre masraflarını optimize ettik. Çevrimiçi Hata Tespiti ve DüzeltmeÇoklu kontrol Toffoli kapılarını kullanarak tersine çevrilebilir bir devrede hataya dayanıklı hale getirmek için iki teknik geliştiriyoruz. İlk olarak, tek parite korumasına dayanan ve çıktıdaki tek sayıdaki hataları tespit edebilen bir teknik geliştirdik. İkinci teknik ise Hamming kodları üzerine inşa edilen bir hata düzeltme tekniğidir. Aynı zamanda, Fredkin kapısı gibi korunumlu tersinir kapılarla mükemmel hata tespitinin mümkün olduğunu gösterdik. Bir sonraki adım olarak, önerilen tersinir devreleri geleneksel CMOS kapılarından oluşan devrelere dönüştürdük.
|
Stokastik Devre Tasarımı | ||||||||||||||||||||||||||||||||
Yüksek Doğruluklu Aritmetik GerçeklemelerStokastik hesaplamanın en önemli sorunu düşük doğruluk veya bununla ilişkili olarak uzun hesaplama süreleridir. Bu soruna, bit katarlarını geri besleme mekanizmalarının da yardımıyla manipüle ederek bir çözüm bulduk. Alan, gecikme ve doğruluk parametrelerini göz önüne alarak hatasız çalışan toplayıcı ve çarpıcı devreler gerçekledik.
|
Yaklaşık Devre ve Sistem Tasarımı | |||||||||||||||||||||||||||
Güç Verimli Yaklaşık Sistem Tasarım Metodolojisi
|
Elektronik Ürünlerin Güvenilirliği | |
Elektronik sektöründe yaşanan baş döndürücü gelişmeler, elektronik devre ve sistemlerin güvenilirliği kavramını yeniden şekillendirmiştir. Elektronik ürünlerin günümüzdeki hızlı üretim döngüleri, uzun süreli ve masraflı olan geleneksel hızlandırılmış testlerin öneminin azalmasına neden olmuştur. Biz bu çalışmada görece masrafsız ve yüksek doğruluklu bir güvenilirlik analizi metodolojisi önerdik. Bu noktada saha verileri, yeni hızlandırılmış testler ve hata fiziği tabanlı benzetimlerden yararlandık. Çalışmalarımız Avrupa'nın en büyük ev aletleri ve beyaz eşya üreticilerinden biri olan Arçelik A.Ş. ile birlikte yürütülmüştür. Saha Verileri ile Güvenilirlik Analizi ve TahminiYüksek miktarda üretilen elektronik ürünler için saha arıza verileri ile güvenilirlik tahmin modeli geliştirdik. Modelimizi, önerdiğimiz değişim noktası tespit metodunu kullanarak Weibul-eksponansiyel dağılımı üzerine inşa ettik. Modelimiz, elektronik kartların kısa süreli saha verilerini kullanarak, garanti süresi içerisindeki güvenilirlik performanslarını yüksek doğrulukta tahmin etmektedir. Bu çalışmada kullandığımız kartların garanti süresi 3 yıldır ve kullandığımız veri seti 3 aylıktır. Varistörlerin Bozunum ProsesleriZnO varistörlerde görülen değişik bozunum mekanizmalarını inceledik. Varistör voltajı Vv'nin değişik stres seviyelerinde nasıl değiştiğini modelledik. Bu amaç için, değişik AC akımlar kullanarak hızlandırılmış testler uyguladık ve Vv değerlerini ölçtük. Literatürdeki genel kanının aksine sadece düşen Vv değerleri değil, yükselen Vv değerleri de gözlemledik. Kalibreli Hızlandırılmış TestlerElektronik ürünlerin hata oranlarındaki önemli azalma, geleneksel ALT (accelerated life tests) kullanımını oldukça masraflı ve zaman alıcı bir hale getirmiştir. Bu aşamada yeni bir test metodolojisi olan CALT (calibrated accelerated life tests) önerilmiştir. Bu çalışmada, ALT ve CALT testlerini detaylı olarak karşılaştırdık; hata oranı, hızlandırma faktörü ve stres seviyesinin test süresine olan etkilerini inceledik. |
Analog Devre Tasarımı | |||||||||||||||
Pozitif GeribeslemeGeleneksel olarak analog devreler pozitif geribesleme çevrimleri içermemelidirler. Aykırı gözükse de, biz bu çalışmada akım kuvvetlendiricilerin giriş empedanslarını pozitif geribesleme kullanarak başarıyla iyileştirdik. Ek olarak yeni bir tamamen farksal akım kuvvetlendirici devresi önerdik ve bu devreyi filtre uygulamalarında test ettik.
|
Ayrık Matematik | |||||||||||||
"Self Duality" ProblemiIDNF (irredundant disjuntive normal form) formundaki monoton bir Boolean fonksiyonun self-dual olup olmadığının zaman karmaşıklığında belirlenmesi, matematikte çözülememiş önemli problemlerden biridir. Bu çalışma bu ünlü problem üzerinedir. Biz bu çalışmada IDNF formundaki monoton Boolean fonksiyonların değişken sayısının çarpım (disjunct) sayısından fazla olamayacağını gösterdik. Ayrıca n sayıda çarpım ve n sayıda değişken içeren IDNF formundaki monoton Boolean fonksiyonların, self-dual olup olmadığını bulan bir algoritma geliştirdik. Algoritmanın zaman karmaşıklığı O(n^3)'dür.
|